Soitec et PSMC partenaires pour développer la technologie avancée de empilage de puces 3D, en augmentant l'efficacité de l'appareil. Soitec and PSMC partner to develop advanced 3D chip stacking tech, boosting device efficiency.

Soitec et Powerchip Semiconductor Manufacturing Corporation (PSMC) se sont associés pour développer la technologie de transfert de couches transistors ultra-mince (TLT) pour le gerbage de puces 3D avancé. Soitec and Powerchip Semiconductor Manufacturing Corporation (PSMC) have teamed up to develop ultra-thin Transistor Layer Transfer (TLT) technology for advanced 3D chip stacking. Cette collaboration vise à produire des puces plus puissantes, compactes et écoénergétiques pour les appareils tels que les smartphones, les tablettes, les systèmes d'IA et les véhicules autonomes. This collaboration aims to produce more powerful, compact, and energy-efficient chips for devices like smartphones, tablets, AI systems, and autonomous vehicles. Le Soitec fournira des substrats spécialisés à PSMC pour la démonstration de cette nouvelle technologie de gerbage, ce qui marquera un progrès important dans la conception et l'efficacité des semi-conducteurs. Soitec will supply specialized substrates to PSMC for the demonstration of this new stacking technology, marking a significant advancement in semiconductor design and efficiency.