Imec , NanoIC, lance deux nouveaux PDK pour les interconnexions de puces avancées, permettant des conceptions de puces plus rapides et plus efficaces pour l'IA et l'informatique haute performance. imec’s NanoIC releases two new PDKs for advanced chip interconnects, enabling faster, more efficient chiplet designs for AI and high-performance computing.

La ligne pilote NanoIC, dirigée par Imec, a publié deux nouveaux kits de conception de processus publics (PDK) pour les couches de redistribution de points fins et le collage hybride de die-to-wafer, permettant des interconnexions de puces plus rapides et plus écoénergétiques. The NanoIC pilot line, led by imec, has released two new public process design kits (PDKs) for fine-pitch redistribution layers and die-to-wafer hybrid bonding, enabling faster, more energy-efficient chip interconnects. Ces outils permettent de concevoir des copeaux de nouvelle génération, d'augmenter les vitesses de communication jusqu'à 40% et de réduire la consommation d'énergie jusqu'à 15% sur les interfaces UCIe-Advanced. These tools support next-generation chiplet designs, boosting communication speeds by up to 40% and cutting energy use by up to 15% on UCIe-Advanced interfaces. Les PDK permettent la conception et les essais en phase initiale pour les applications dans les systèmes d'IA, de calcul haute performance, de GPU et d'automobile, avec des versions futures qui devraient supporter la fabrication complète. The PDKs allow early-stage design and testing for applications in AI, high-performance computing, GPUs, and automotive systems, with future versions expected to support full fabrication. C'est la première fois que ces technologies d'interconnexion avancées sont accessibles ouvertement, élargissant la suite NanoIC , à cinq PDK publics couvrant la logique, la mémoire et les interconnexions pour le développement de semi-conducteurs au-delà de 2nm. This marks the first time such advanced interconnect technologies are openly accessible, expanding NanoIC’s suite to five public PDKs covering logic, memory, and interconnects for beyond-2nm semiconductor development.